2E2AB4 | VHDL et synthèse logique | Electronique et Physique appliquée | S4 | ||||||
---|---|---|---|---|---|---|---|---|---|
Cours : 6 h | TD : 0 h | TP : 18 h | Projet : 0 h | Total : 24 h | |||||
Responsable : Ahmed Aouchar |
Pré-requis | |
---|---|
Circuits logiques | |
Objectifs de l'enseignement | |
Donner une connaissance suffisante des composants programmables de dernière génération pour en tirer le meilleur profit. Apprendre un langage de description de matériel (HDL) et pouvoir l’appliquer de manière optimisée à la synthèse logique. |
|
Programme détaillé | |
LE COMPOSANT : 1. Présentation des circuits logiques programmables et classification : Architectures, technologies de programmation, méthodes de synthèse logique. 2. Etude détaillée des composants « FPGA Xilinx » de dernière génération : Les différentes familles, les ressources , les techniques de programmation. LE LANGAGE VHDL : 1. Concepts du langage VHDL. 2. VHDL et synthèse logique : Règles d’écriture, optimisation du programme pour la synthèse. |
|
Applications (TD ou TP) | |
Description de systèmes numériques en VHDL et synthèse logique en utilisant pour cibles des FPGA Xilinx. Simulation des systèmes pré et post routage. Amélioration des performances et analyse des limites. Application sur les projets suivants : fréquencemètre, gestion de la minuterie d'une insoleuse, gestion d’une communication par liaison RS232. | |
Compétences acquises | |
Etre capable de choisir pour une application donnée, le composant le mieux adapté en termes de ressources et de fréquence de travail. Ecrire un programme optimisé en langage VHDL. |
|
Bibliographie | |
Data-Books : Xilinx, Altera, Actel... Digital system Design with VHDL (Mark Zwolinski) – Prentice Hall Du langage au circuit, du circuit au langage (Jacques Weber) – Masson VHDL for programmable logic (Kevin Skahill) – Addison Wesley |
© 2024 - ENSICAEN ( Mentions Légales - Crédits )